1. wire
   1. 1，默认的数据类型
   2. 2，input只能是wire类型
2. reg
   1. 1，保持最后一次的赋值，直到赋给它新的值
   2. 2，在过程语句中被赋值的每个信号都必须定义为reg型
   3. 3，[ : ]的使用
      1. 格式：reg <序列1> <寄存器名称> <序列2>
      2. <序列1>：表示存储器中寄存器的位宽
      3. <系列2>：表示存储器的个数
      4. <变量名称列表>：一次可以定义多个，之间用逗号隔开